集成电路设计流程（集成电路设计流程分为哪四个部分）

2023-09-16 阅读 16 评论 0

摘要：今天给各位分享集成电路设计流程的知识，其中也会对集成电路设计流程分为哪四个部分进行解释，如果能碰巧解决你现在面临的问题，别忘了关注本站，现在开始吧！集成电路的设计过程是怎样的？大规模集成电路计算机辅助设计，是用计算机帮助技术人员对大规模集成电路进行设计、制造和测试的技术。20世纪60年代，集成电路处于中、小规模发展阶段，技术上的重点是芯片加工工艺的进步。20世纪70年代进入大规模集成电路发展阶段，

今天给各位分享集成电路设计流程的知识，其中也会对集成电路设计流程分为哪四个部分进行解释，如果能碰巧解决你现在面临的问题，别忘了关注本站，现在开始吧！

集成电路的设计过程是怎样的？

大规模集成电路计算机辅助设计，是用计算机帮助技术人员对大规模集成电路进行设计、制造和测试的技术。20世纪60年代，集成电路处于中、小规模发展阶段，技术上的重点是芯片加工工艺的进步。20世纪70年代进入大规模集成电路发展阶段，人工设计已不能满足要求，于是计算机辅助技术形成一门新学科。随着集成电路集成度的提高和复杂程度的增加，人们正致力于发展层次型设计法，也就是将一个系统分割成若干个子系统。各个子系统的功能和相互连接关系都有着严格的定义，而每一个子系统又可分成若干个模块，进行设计。1981年出现计算机辅助设计工作站以后，集成电路设计自动化开始迅速发展。过去，印刷线路板的设计需要设计人员根据原始线路图，在有限的板面上，为数十或数百个形状各异的电子元件安排好各自的位置，并要保证整体线路设计的合理与畅通。这是一个很复杂的工作。但采用计算机辅助设计后，使这项工作变得简单了。设计人员只需将原始线路图需要的板面大小和要求输入计算机，计算机系统便能自动设计线路、选择元件、安排出更佳的位置方案，并将结果显示在屏幕上。设计方案经过修改认定，计算机辅助设计系统即能自动描绘出实用的印刷线路板设计图。

如何设计集成电路？

集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。它在电路中用字母“IC”（也有用文字符号“N”等）表示。

（一）按功能结构分类

集成电路按其功能、结构的不同，可以分为模拟集成电路和数字集成电路两大类。

模拟集成电路用来产生、放大和处理各种模拟信号（指幅度随时间边疆变化的信号。例如半导体收音机的音频信号、录放机的磁带信号等），而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号。例如VCD、DVD重放的音频信号和视频信号）。

（二）按制作工艺分类

集成电路按制作工艺可分为半导体集成电路和薄膜集成电路。

膜集成电路又分类厚膜集成电路和薄膜集成电路。

（三）按集成度高低分类

集成电路按集成度高低的不同可分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路。

（四）按导电类型不同分类

集成电路按导电类型可分为双极型集成电路和单极型集成电路。

双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型。单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型。

（五）按用途分类

集成电路按用途可分为电视机用集成电路。音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、 *** 集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。

电视机用集成电路包括行、场扫描集成电路、中放集成电路、伴音集成电路、彩色 *** 集成电路、AV/TV转换集成电路、开关电源集成电路、 *** 集成电路、丽音 *** 集成电路、画中画处理集成电路、微处理器（CPU）集成电路、存储器集成电路等。

音响用集成电路包括AM/FM高中频电路、立体声 *** 电路、音频前置放大电路、音频运算放大集成电路、音频功率放大集成电路、环绕声处理集成电路、电平驱动集成电路、电子音量控制集成电路、延时混响集成电路、电子开关集成电路等。

影碟机用集成电路有系统控制集成电路、视频编码集成电路、MPEG *** 集成电路、音频信号处理集成电路、音响效果集成电路、RF信号处理集成电路、数字信号处理集成电路、伺服集成电路、电动机驱动集成电路等。

录像机用集成电路有系统控制集成电路、伺服集成电路、驱动集成电路、音频处理集成电路、视频处理集成电路。

要设计集成电路版需要了解哪些知识？

集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：

1．功能设计阶段。

设计人员产品的应用场合，设定一些诸如功能、操作速度、接口规格、环

境温度及消耗功率等规格，以做为将来电路设计时的依据。更可进一步规划软

件模块及硬件模块该如何划分，哪些功能该整合于SOC

内，哪些功能可以设

计在电路板上。

2．设计描述和行为级验证

能设计完成后，可以依据功能将SOC

划分为若干功能模块，并决定实现

这些功能将要使用的IP

核。此阶段将接影响了SOC

内部的架构及各模块间互

动的讯号，及未来产品的可靠性。

决定模块之后，可以用VHDL

或Verilog

等硬件描述语言实现各模块的设

计。接着，利用VHDL

或Verilog

的电路仿真器，对设计进行功能验证（function

simulation，或行为验证

beh *** ioral

simulation）。

注意，这种功能仿真没有考虑电路实际的延迟，但无法获得精确的结果。

3．逻辑综合

确定设计描述正确后，可以使用逻辑综合工具（synthesizer）进行综合。

综合过程中，需要选择适当的逻辑器件库（logic

cell

library），作为合成逻辑

电路时的参考依据。

硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要

因素。事实上，综合工具支持的HDL

语法均是有限的，一些过于抽象的语法

只适于做为系统评估时的仿真模型，而不能被综合工具接受。

逻辑综合得到门级网表。

4．门级验证（Gate-Level

Netlist

Verification）

门级功能验证是寄存器传输级验证。主要的工作是要确认经综合后的电路

是否符合功能需求，该工作一般利用门电路级验证工具完成。

注意，此阶段仿真需要考虑门电路的延迟。

5．布局和布线

布局指将设计好的功能模块合理地安排在芯片上，规划好它们的位置。布

线则指完成各模块之间互连的连线。

注意，各模块之间的连线通常比较长，因此，产生的延迟会严重影响SOC

的性能，尤其在0.25

微米制程以上，这种现象更为显著。

目前，这一个行业仍然是中国的空缺，开设集成电路设计与集成系统专业的大学还比较少，其中师资较好的学校有

上海交通大学，哈尔滨工业大学，西安电子科技大学，电子科技大学，哈尔滨理工大学,复旦大学，华东师范大学等。

模拟集成电路设计的一般过程：

1.电路设计

依据电路功能完成电路的设计。

2.前仿真

电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真。

3.版图设计（Layout）

依据所设计的电路画版图。一般使用Cadence软件。

4.后仿真

对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图。

5.后续处理

将版图文件生成GDSII文件交予Foundry流片。

集成电路设计的设计流程

集成电路设计可以大致分为数字集成电路设计和模拟集成电路设计两大类。参见：模拟电路及混合信号集成电路

集成电路设计的另一个大分支是模拟集成电路设计，这一分支通常关注电源集成电路、射频集成电路等。由于现实世界的信号是模拟的，所以，在电子产品中，模-数、数-模相互转换的集成电路也有着广泛的应用。模拟集成电路包括运算放大器、线性整流器、锁相环、振荡电路、有源滤波器等。相较数字集成电路设计，模拟集成电路设计与半导体器件的物理性质有着更大的关联，例如其增益、电路匹配、功率耗散以及阻抗等等。模拟信号的放大和滤波要求电路对信号具备一定的保真度，因此模拟集成电路比数字集成电路使用了更多的大面积器件，集成度亦相对较低。

在微处理器和计算机辅助设计方法出现前，模拟集成电路完全采用人工设计的方法。由于人处理复杂问题的能力有限，因此当时的模拟集成电路通常是较为基本的电路，运算放大器集成电路就是一个典型的例子。在当时的情况下，这样的集成电路可能会涉及十几个晶体管以及它们之间的互连线。为了使模拟集成电路的设计能达到工业生产的级别，工程师需要采取多次迭代的方法以测试、排除故障。重复利用已经设计、验证的设计，可以进一步构成更加复杂的集成电路。1970年代之后，计算机的价格逐渐下降，越来越多的工程师可以利用这种现代的工具来辅助设计，例如，他们使用编好的计算机程序进行仿真，便可获得比之前人工计算、设计更高的精确度。SPICE是第一款针对模拟集成电路仿真的软件，其字面意思是“以集成电路为重点的仿真程序（英语：Simulation Program with Integrated Circuit Emphasis）” 。基于计算机辅助设计的电路仿真工具能够适应更加复杂的现代集成电路，特别是专用集成电路。使用计算机进行仿真，还可以使项目设计中的一些错误在硬件制造之前就被发现，从而减少因为反复测试、排除故障造成的大量成本。此外，计算机往往能够完成一些极端复杂、繁琐，人类无法胜任的任务，使得诸如蒙地卡罗方法等成为可能。实际硬件电路会遇到的与理想情况不一致的偏差，例如温度偏差、器件中半导体掺杂浓度偏差，计算机仿真工具同样可以进行模拟和处理。总之，计算机化的电路设计、仿真能够使电路设计性能更佳，而且其可制造性可以得到更大的保障。尽管如此，相对数字集成电路，模拟集成电路的设计对工程师的经验、权衡矛盾等方面的能力要求更严格。参见：数字电路

粗略地说，数字集成电路可以分为以下基本步骤：系统定义、寄存器传输级设计、物理设计。而根据逻辑的抽象级别，设计又分为系统行为级、寄存器传输级、逻辑门级。设计人员需要合理地书写功能代码、设置综合工具、验证逻辑时序性能、规划物理设计策略等等。在设计过程中的特定时间点，还需要多次进行逻辑功能、时序约束、设计规则方面的检查、调试，以确保设计的最终成果合乎最初的设计收敛目标。

系统定义

参见：高级综合

系统定义是进行集成电路设计的最初规划，在此阶段设计人员需要考虑系统的宏观功能。设计人员可能会使用一些高抽象级建模语言和工具来完成硬件的描述，例如C语言、C++、SystemC、SystemVerilog等事务级建模语言，以及Simulink和MATLAB等工具对信号进行建模。尽管目前的主流是以寄存器传输级设计为中心，但已有一些直接从系统级描述向低抽象级描述（如逻辑门级结构描述）转化的高级综合（或称行为级综合）、高级验证工具正处于发展阶段。

系统定义阶段，设计人员还对芯片预期的工艺、功耗、时钟频率、工作温度等性能指标进行规划。

寄存器传输级设计

参见：寄存器传输级、硬件描述语言、Verilog及VHDL

目前的集成电路设计常常在寄存器传输级上进行，利用硬件描述语言来描述数字集成电路的信号储存以及信号在寄存器、存储器、组合逻辑装置和总线等逻辑单元之间传输的情况。在设计寄存器传输级代码时，设计人员会将系统定义转换为寄存器传输级的描述。设计人员在这一抽象层次最常使用的两种硬件描述语言是Verilog、VHDL，二者分别于1995年和1987年由电气电子工程师学会（IEEE）标准化。正由于有着硬件描述语言，设计人员可以把更多的精力放在功能的实现上，这比以往直接设计逻辑门级连线的方法学（使用硬件描述语言仍然可以直接设计门级网表，但是少有人如此工作）具有更高的效率。

设计验证

参见：功能验证、形式验证、静态时序分析、硬件验证语言及高级验证

设计人员完成寄存器传输级设计之后，会利用测试平台、形式验证、断言等方式来进行功能验证，检验项目设计的正确性，如果有误，则需要检测之前设计文件中存在的漏洞。现代超大规模集成电路的整个设计过程中，验证所需的时间和精力越来越多，甚至都超过了寄存器传输级设计本身，人们设置些专门针对验证开发了新的工具和语言。

例如，要实现简单的加法器或者更加复杂的算术逻辑单元，或利用触发器实现有限状态机，设计人员可能会编写不同规模的硬件描述语言代码。功能验证是项复杂的任务，验证人员需要为待测设计建立一个虚拟的外部环境，为待测设计提供输入信号（这种人为添加的信号常用“激励”这个术语来表示），然后观察待测设计输出端口的功能是否合乎设计规范。

当所设计的电路并非简单的几个输入端口、输出端口时，由于验证需要尽可能地考虑到所有的输入情况，因此对于激励信号的定义会变得更加复杂，有时甚至需要用到形式验证的方法。有时工程师会使用某些脚本语言（如Perl、Tcl）来编写验证程序，借助计算机程序的高速处理来实现更大的测试覆盖率。现代的硬件验证语言可以提供一些专门针对验证的特性，例如带有约束的随机化变量、覆盖等等。作为硬件设计、验证统一语言，SystemVerilog是以Verilog为基础发展而来的，因此它同时具备了设计的特性和测试平台的特性，并引入了面向对象程序设计的思想，因此测试平台的编写更加接近软件测试。针对高级综合，关于高级验证的电子设计自动化工具也处于研究中。

现代集成电路的时钟频率已经到达了兆赫兹级别，而大量模块内、模块之间的时序关系极其复杂，因此，除了需要验证电路的逻辑功能，还需要进行时序分析，即对信号在传输路径上的延迟进行检查，判断其是否符合时序收敛要求。

逻辑综合

主条目：逻辑综合

工程师设计的硬件描述语言代码一般是寄存器传输级的，在进行物理设计之前，需要使用逻辑综合工具将寄存器传输级代码转换到针对特定工艺的逻辑门级网表，并完成逻辑化简。

和人工进行逻辑优化需要借助卡诺图等类似，电子设计自动化工具来完成逻辑综合也需要特定的算法（如奎因－麦克拉斯基算法等）来化简设计人员定义的逻辑函数。输入到自动综合工具中的文件包括寄存器传输级硬件描述语言代码、工艺库、设计约束文件三大类，这些文件在不同的电子设计自动化工具套件系统中的格式可能不尽相同。逻辑综合工具会产生一个优化后的门级网表，但是这个网表仍然是基于硬件描述语言的，这个网表在半导体芯片中的走线将在物理设计中来完。

选择不同器件（如专用集成电路或者现场可编程门阵列等）对应的工艺库来进行逻辑综合，或者在综合时设置了不同的约束策略，将产生不同的综合结果。寄存器传输级代码对于设计项目的逻计划分、语言结构风格等因素会影响综合后网表的效率。

目前大多数成熟的综合工具大多数是基于寄存器传输级描述的，而基于系统级描述的高级综合工具还处在发展阶段。

由于工艺库包含了标准延迟格式的时序信息，因此逻辑综合后可以对该工艺下门级网表进行更加精确的静态时序分析，进一步确保综合前后的设计能够实现相同的功能。

物理设计

主条目：物理设计

参见：布图规划、布局 (集成电路)、布线 (集成电路)、集成电路版图及低功耗设计

逻辑综合完成之后，通过引入器件制造公司提供的工艺信息，前面完成的设计将进入布图规划、布局、布线阶段，工程人员需要根据延迟、功耗、面积等方面的约束信息，合理设置物理设计工具的参数，不断调试，以获取更佳的集成电路版图，从而决定元件在晶圆上的物理位置。

随着现代集成电路的特征尺寸不断下降，超大规模集成电路已经进入深亚微米级阶段，互连线延迟对电路性能的影响已经达到甚至超过逻辑门延迟的影响。这时，需要考虑的因素包括线网的电容效应和线网电感效应，芯片内部电源线上大电流 *** 网电阻上造成的电压降也会影响集成电路的稳定性。为了解决这些问题，同时缓解时钟偏移、时钟树寄生参数的负面影响，合理的布局布线和逻辑设计、功能验证等过程同等重要。随着移动设备的发展，低功耗设计在集成电路设计中的地位愈加显著。在物理设计阶段，设计可以转化成几何图形的表示方法，这称为集成电路版图，工业界有若干标准化的文件格式予以规范。

值得注意的是，电路实现的功能在之前的寄存器传输级设计中就已经确定。在物理设计阶段，工程师不仅不能够让之前设计好的逻辑、时序功能在该阶段的设计中被损坏，还要进一步优化芯片按照正确运行时的延迟时间、功耗、面积等方面的性能。在物理设计产生了初步版图文件之后，工程师需要再次对集成电路进行功能、时序、设计规则、信号完整性等方面的验证，以确保物理设计产生正确的硬件版图文件。

后续：具体的工艺制造

参见：半导体器件制造、无厂半导体公司及晶圆代工

半导体制造工厂根据物理设计最后完成、已经通过各项检查的标准化版图文件，即可制造出实际的物理电路。

这个步骤不再属于集成电路设计和计算机工程的范畴，而是直接进入半导体制造工艺领域，关注的重心亦转向具体的材料、器件制作，例如光刻、刻蚀、物理气相沉积、化学气相沉积等。

传统的集成电路公司能够同时完成集成电路设计和集成电路制造。由于集成电路制造所需的设备、原料耗资巨大，因此一般的公司根本无力承受。一旦发生工艺节点的改变（如从65纳米工艺进步到45纳米工艺），公司可能需要花费相当高的成本来更换现有工艺设备，这给许多公司带来了相当沉重的经济负担）。现在，有些公司逐渐放弃既设计、又制造的模式，业务范围缩小至设计、验证本身，而将具体的半导体工艺流程，委托给专门进行集成电路制造的工厂。上述无制造工艺（fabless），只进行设计、验证公司被称为无厂半导体公司，典型的例子包括高通、AMD、英伟达等；而专门负责制造的公司则被称为晶圆代工厂，典型的例子包括台积电等。有一类特殊的无厂半导体公司，它们并不直接将设计项目送去工厂制造，而是把这些项目以IP核的形式封装起来，作为商品销售给其他无厂半导体公司，典型的例子包括ARM公司。